哪些電子產品開發應特別注意電磁干擾問題

部分(fen)電子產品對電磁干擾(rao)須(xu)有嚴格控(kong)制要求(qiu)，因此在設計開發這類(lei)電子產品是得有充足考慮，這類(lei)電子產品主要有：微控(kong)制器時鐘頻率特(te)別高，總線周(zhou)期(qi)特(te)別快的系統；系統含有大(da)功率，大(da)電流(liu)驅動電路，如產生火花(hua)的繼電器，大(da)電流(liu)開關(guan)等；含微弱模擬信號電路以及高精度(du)A/D變換電路的系統。

增強電子產品抗電磁干擾能力的措施有哪些？

選用頻率低的微控制器

選用外時鐘(zhong)(zhong)頻(pin)(pin)率(lv)低的(de)微(wei)(wei)控制器可以有效(xiao)降低噪聲和提(ti)高(gao)系統的(de)抗干擾能力。同樣頻(pin)(pin)率(lv)的(de)方波(bo)和正弦(xian)波(bo)，方波(bo)中(zhong)的(de)高(gao)頻(pin)(pin)成份比正弦(xian)波(bo)多得(de)多。雖然方波(bo)的(de)高(gao)頻(pin)(pin)成份的(de)波(bo)的(de)幅度，比基波(bo)小，但頻(pin)(pin)率(lv)越高(gao)越容易(yi)發射出成為噪聲源，微(wei)(wei)控制器產生的(de)最有影響的(de)高(gao)頻(pin)(pin)噪聲大約是時鐘(zhong)(zhong)頻(pin)(pin)率(lv)的(de)3倍。

減小信號傳輸中的畸變

微控制器主要(yao)采用高速CMOS技術制造。信號輸(shu)(shu)(shu)(shu)入(ru)端(duan)靜態輸(shu)(shu)(shu)(shu)入(ru)電流在1mA左右(you)，輸(shu)(shu)(shu)(shu)入(ru)電容10PF左右(you)，輸(shu)(shu)(shu)(shu)入(ru)阻抗(kang)相當(dang)高，高速CMOS電路的(de)(de)輸(shu)(shu)(shu)(shu)出端(duan)都有相當(dang)的(de)(de)帶載能(neng)力，即相當(dang)大的(de)(de)輸(shu)(shu)(shu)(shu)出值，將一(yi)(yi)個門的(de)(de)輸(shu)(shu)(shu)(shu)出端(duan)通過(guo)一(yi)(yi)段(duan)很長線引到輸(shu)(shu)(shu)(shu)入(ru)阻抗(kang)相當(dang)高的(de)(de)輸(shu)(shu)(shu)(shu)入(ru)端(duan)，反射問(wen)(wen)題(ti)就(jiu)很嚴重，它會引起信號畸變，增加(jia)系統噪聲(sheng)。當(dang)Tpd＞Tr時，就(jiu)成了(le)一(yi)(yi)個傳輸(shu)(shu)(shu)(shu)線問(wen)(wen)題(ti)，必(bi)須考(kao)慮信號反射，阻抗(kang)匹配等(deng)問(wen)(wen)題(ti)。

信(xin)號在(zai)印制(zhi)(zhi)板上(shang)的(de)(de)(de)延遲(chi)(chi)時間(jian)(jian)與引線的(de)(de)(de)特性(xing)阻抗有關(guan)，即與印制(zhi)(zhi)線路板材料(liao)的(de)(de)(de)介電常數有關(guan)。可(ke)以粗略地(di)認為(wei)，信(xin)號在(zai)印制(zhi)(zhi)板引線的(de)(de)(de)傳輸(shu)速度，約為(wei)光速的(de)(de)(de)1/3到1/2之間(jian)(jian)。微控(kong)制(zhi)(zhi)器構成的(de)(de)(de)系統中常用(yong)邏輯電話元件的(de)(de)(de)Tr（標準延遲(chi)(chi)時間(jian)(jian)）為(wei)3到18ns之間(jian)(jian)。

在(zai)印(yin)(yin)制線路板上，信號(hao)通過(guo)一個7W的(de)電阻和一段(duan)25cm長的(de)引(yin)(yin)線，線上延遲時間(jian)大(da)致在(zai)4~20ns之間(jian)。也就是(shi)說，信號(hao)在(zai)印(yin)(yin)刷(shua)線路上的(de)引(yin)(yin)線越(yue)短越(yue)好(hao)，最(zui)長不(bu)宜超過(guo)25cm。而且(qie)過(guo)孔數目(mu)也應盡量少，最(zui)好(hao)不(bu)多于2個。

當信號的(de)(de)(de)(de)上(shang)升時間(jian)快于信號延遲時間(jian)，就要按照快電子學(xue)處理。此時要考慮傳(chuan)輸線(xian)的(de)(de)(de)(de)阻(zu)抗(kang)匹配(pei)，對于一塊(kuai)印刷線(xian)路板(ban)上(shang)的(de)(de)(de)(de)集成塊(kuai)之(zhi)間(jian)的(de)(de)(de)(de)信號傳(chuan)輸，要避免出現Td＞Trd的(de)(de)(de)(de)情況，印刷線(xian)路板(ban)越(yue)大系統的(de)(de)(de)(de)速度就越(yue)不能太快。

減小信號線間的交叉干擾

A點(dian)一(yi)個上(shang)升時間(jian)(jian)(jian)(jian)為Tr的(de)(de)(de)(de)階躍信(xin)(xin)(xin)(xin)號(hao)通過引線AB傳(chuan)向B端(duan)。信(xin)(xin)(xin)(xin)號(hao)在(zai)(zai)AB線上(shang)的(de)(de)(de)(de)延(yan)遲時間(jian)(jian)(jian)(jian)是(shi)Td。在(zai)(zai)D點(dian)，由于A點(dian)信(xin)(xin)(xin)(xin)號(hao)的(de)(de)(de)(de)向前傳(chuan)輸，到達B點(dian)后(hou)的(de)(de)(de)(de)信(xin)(xin)(xin)(xin)號(hao)反(fan)(fan)射和AB線的(de)(de)(de)(de)延(yan)遲，Td時間(jian)(jian)(jian)(jian)以后(hou)會感應出一(yi)個寬度(du)為Tr的(de)(de)(de)(de)頁脈沖信(xin)(xin)(xin)(xin)號(hao)。在(zai)(zai)C點(dian)，由于AB上(shang)信(xin)(xin)(xin)(xin)號(hao)的(de)(de)(de)(de)傳(chuan)輸與(yu)反(fan)(fan)射，會感應出一(yi)個寬度(du)為信(xin)(xin)(xin)(xin)號(hao)在(zai)(zai)AB線上(shang)的(de)(de)(de)(de)延(yan)遲時間(jian)(jian)(jian)(jian)的(de)(de)(de)(de)兩倍(bei)，即2Td的(de)(de)(de)(de)正脈沖信(xin)(xin)(xin)(xin)號(hao)。這就是(shi)信(xin)(xin)(xin)(xin)號(hao)間(jian)(jian)(jian)(jian)的(de)(de)(de)(de)交叉干擾。干擾信(xin)(xin)(xin)(xin)號(hao)的(de)(de)(de)(de)強度(du)與(yu)C點(dian)信(xin)(xin)(xin)(xin)號(hao)的(de)(de)(de)(de)di/at有(you)關，與(yu)線間(jian)(jian)(jian)(jian)距離(li)有(you)關。當兩信(xin)(xin)(xin)(xin)號(hao)線不是(shi)很長時，AB上(shang)看到的(de)(de)(de)(de)實際是(shi)兩個脈沖的(de)(de)(de)(de)迭加。

CMOS工藝制造的(de)(de)微控制由輸入阻抗(kang)高，噪聲(sheng)(sheng)高，噪聲(sheng)(sheng)容限也很高，數(shu)(shu)字(zi)電(dian)路是(shi)迭(die)加100~200mv噪聲(sheng)(sheng)并不(bu)影響其工作。若(ruo)圖中(zhong)AB線(xian)(xian)(xian)是(shi)一(yi)模擬信(xin)號(hao)(hao)，這種干擾(rao)就變(bian)為不(bu)能容忍。如(ru)印刷(shua)線(xian)(xian)(xian)路板(ban)為四層(ceng)板(ban)，其中(zhong)有一(yi)層(ceng)是(shi)大面(mian)積(ji)的(de)(de)地(di)，或雙面(mian)板(ban)，信(xin)號(hao)(hao)線(xian)(xian)(xian)的(de)(de)反面(mian)是(shi)大面(mian)積(ji)的(de)(de)地(di)時，這種信(xin)號(hao)(hao)間的(de)(de)交(jiao)叉(cha)干擾(rao)就會變(bian)小(xiao)。原因(yin)是(shi)，大面(mian)積(ji)的(de)(de)地(di)減(jian)(jian)小(xiao)了信(xin)號(hao)(hao)線(xian)(xian)(xian)的(de)(de)特性阻抗(kang)，信(xin)號(hao)(hao)在(zai)D端的(de)(de)反射大為減(jian)(jian)小(xiao)。特性阻抗(kang)與信(xin)號(hao)(hao)線(xian)(xian)(xian)到(dao)地(di)間的(de)(de)介(jie)(jie)質的(de)(de)介(jie)(jie)電(dian)常數(shu)(shu)的(de)(de)平方(fang)成(cheng)反比，與介(jie)(jie)質厚(hou)度的(de)(de)自然對(dui)數(shu)(shu)成(cheng)正比。若(ruo)AB線(xian)(xian)(xian)為一(yi)模擬信(xin)號(hao)(hao)，要避免數(shu)(shu)字(zi)電(dian)路信(xin)號(hao)(hao)線(xian)(xian)(xian)CD對(dui)AB的(de)(de)干擾(rao)，AB線(xian)(xian)(xian)下方(fang)要有大面(mian)積(ji)的(de)(de)地(di)，AB線(xian)(xian)(xian)到(dao)CD線(xian)(xian)(xian)的(de)(de)距離要大于AB線(xian)(xian)(xian)與地(di)距離的(de)(de)2~3倍。可(ke)用局部屏蔽地(di)，在(zai)有引結的(de)(de)一(yi)面(mian)引線(xian)(xian)(xian)左右兩側(ce)布以地(di)線(xian)(xian)(xian)。

減小來自電源的噪聲

電(dian)(dian)源(yuan)(yuan)在向系(xi)統提供能源(yuan)(yuan)的(de)同時(shi)，也將(jiang)其噪聲加到所供電(dian)(dian)的(de)電(dian)(dian)源(yuan)(yuan)上(shang)。電(dian)(dian)路中(zhong)微控制器的(de)復(fu)位線，中(zhong)斷(duan)線，以(yi)及其它(ta)一些(xie)控制線最容(rong)易受外界噪聲的(de)干(gan)擾(rao)。電(dian)(dian)網上(shang)的(de)強干(gan)擾(rao)通過(guo)電(dian)(dian)源(yuan)(yuan)進入電(dian)(dian)路，即(ji)使電(dian)(dian)池(chi)供電(dian)(dian)的(de)系(xi)統，電(dian)(dian)池(chi)本身也有高(gao)頻噪聲。模擬電(dian)(dian)路中(zhong)的(de)模擬信號更經受不住來自電(dian)(dian)源(yuan)(yuan)的(de)干(gan)擾(rao)。

注意印刷線板與元器件的高頻特性

在高頻情況下，印(yin)刷線路(lu)板上的(de)引(yin)線，過(guo)孔，電(dian)(dian)(dian)阻(zu)、電(dian)(dian)(dian)容、接插(cha)件(jian)的(de)分(fen)布(bu)電(dian)(dian)(dian)感(gan)與電(dian)(dian)(dian)容等不(bu)(bu)可(ke)忽(hu)略(lve)。電(dian)(dian)(dian)容的(de)分(fen)布(bu)電(dian)(dian)(dian)感(gan)不(bu)(bu)可(ke)忽(hu)略(lve)，電(dian)(dian)(dian)感(gan)的(de)分(fen)布(bu)電(dian)(dian)(dian)容不(bu)(bu)可(ke)忽(hu)略(lve)。電(dian)(dian)(dian)阻(zu)產(chan)生對高頻信號(hao)的(de)反射(she)，引(yin)線的(de)分(fen)布(bu)電(dian)(dian)(dian)容會起(qi)作用，當長度大于(yu)噪(zao)聲頻率相應波長的(de)1/20時，就產(chan)生天線效應，噪(zao)聲通過(guo)引(yin)線向外發射(she)。

印刷線路板的(de)過孔大(da)約引起0.6pf的(de)電容。

一個集成電路本身的(de)封裝材料引入2~6pf電容。

一(yi)個線(xian)路(lu)板上(shang)的(de)(de)接插(cha)件，有520nH的(de)(de)分布電感(gan)。一(yi)個雙列直扦的(de)(de)24引腳集成電路(lu)扦座，引入(ru)4~18nH的(de)(de)分布電感(gan)。

這些(xie)小的分布參(can)數對(dui)于(yu)這行較低頻(pin)率(lv)下的微控制器(qi)系統中是可(ke)以忽略不計的；而對(dui)于(yu)高速系統必須予(yu)以特別注(zhu)意。

元件布置要合理分區

元件在印(yin)刷線路板上排(pai)列的(de)位置(zhi)要(yao)充分(fen)(fen)考慮抗電磁干擾問題，原則(ze)之(zhi)(zhi)一是各(ge)部(bu)件之(zhi)(zhi)間的(de)引線要(yao)盡(jin)量短。在布局上，要(yao)把(ba)模擬信(xin)號(hao)部(bu)分(fen)(fen)，高速數字電路部(bu)分(fen)(fen)，噪聲源部(bu)分(fen)(fen)（如(ru)繼電器，大電流開關(guan)等）這三部(bu)分(fen)(fen)合(he)理地分(fen)(fen)開，使(shi)相互(hu)間的(de)信(xin)號(hao)耦合(he)為最(zui)小。

處理好接地線

印(yin)刷電(dian)路板上，電(dian)源線和地線最(zui)(zui)重要(yao)。克服電(dian)磁(ci)干擾(rao)，最(zui)(zui)主要(yao)的(de)手段就(jiu)是接地。

對于雙面板(ban)，地(di)(di)線(xian)布置特別講(jiang)究，通過采用(yong)單(dan)點(dian)接(jie)地(di)(di)法，電源(yuan)(yuan)和(he)地(di)(di)是從電源(yuan)(yuan)的(de)(de)兩(liang)端(duan)接(jie)到(dao)印刷線(xian)路(lu)板(ban)上來的(de)(de)，電源(yuan)(yuan)一(yi)(yi)(yi)個接(jie)點(dian)，地(di)(di)一(yi)(yi)(yi)個接(jie)點(dian)。印刷線(xian)路(lu)板(ban)上，要有多個返回(hui)地(di)(di)線(xian)，這些都會聚到(dao)回(hui)電源(yuan)(yuan)的(de)(de)那個接(jie)點(dian)上，就是所謂(wei)(wei)單(dan)點(dian)接(jie)地(di)(di)。所謂(wei)(wei)模(mo)擬(ni)地(di)(di)、數(shu)字(zi)地(di)(di)、大(da)功(gong)率器件(jian)地(di)(di)開(kai)分，是指布線(xian)分開(kai)，而最后都匯集到(dao)這個接(jie)地(di)(di)點(dian)上來。與印刷線(xian)路(lu)板(ban)以外的(de)(de)信(xin)(xin)號相連時，通常采用(yong)屏蔽電纜。對于高頻和(he)數(shu)字(zi)信(xin)(xin)號，屏蔽電纜兩(liang)端(duan)都接(jie)地(di)(di)。低頻模(mo)擬(ni)信(xin)(xin)號用(yong)的(de)(de)屏蔽電纜，一(yi)(yi)(yi)端(duan)接(jie)地(di)(di)為好。

對噪(zao)聲(sheng)和干擾非常敏感的電(dian)路或(huo)高頻噪(zao)聲(sheng)特別嚴重的電(dian)路應(ying)該用(yong)金屬罩屏蔽起來。

用好去耦電容。

好的(de)高(gao)(gao)頻(pin)去(qu)耦電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)可以(yi)去(qu)除高(gao)(gao)到1GHZ的(de)高(gao)(gao)頻(pin)成份。陶瓷片(pian)電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)或多層陶瓷電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)的(de)高(gao)(gao)頻(pin)特性較(jiao)好。設計印刷線路(lu)板時(shi)，每個集(ji)成電(dian)(dian)(dian)(dian)(dian)路(lu)的(de)電(dian)(dian)(dian)(dian)(dian)源，地之間(jian)都要加一個去(qu)耦電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)。去(qu)耦電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)有兩個作用(yong)：一方(fang)面是本(ben)集(ji)成電(dian)(dian)(dian)(dian)(dian)路(lu)的(de)蓄能電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)，提(ti)供(gong)和吸(xi)收(shou)該(gai)(gai)集(ji)成電(dian)(dian)(dian)(dian)(dian)路(lu)開(kai)門(men)關門(men)瞬間(jian)的(de)充放(fang)電(dian)(dian)(dian)(dian)(dian)能；另一方(fang)面旁路(lu)掉該(gai)(gai)器件(jian)的(de)高(gao)(gao)頻(pin)噪聲。數(shu)字電(dian)(dian)(dian)(dian)(dian)路(lu)中(zhong)典型的(de)去(qu)耦電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)為0.1uf的(de)去(qu)耦電(dian)(dian)(dian)(dian)(dian)容(rong)(rong)有5nH分布電(dian)(dian)(dian)(dian)(dian)感，它的(de)并(bing)行共(gong)振頻(pin)率(lv)大約(yue)在7MHz左右，也(ye)就是說對于10MHz以(yi)下的(de)噪聲有較(jiao)好的(de)去(qu)耦作用(yong)，對40MHz以(yi)上的(de)噪聲幾乎不起作用(yong)。

1uf，10uf電(dian)容，并行(xing)共振頻率(lv)在(zai)20MHz以上(shang)，去除高頻率(lv)噪聲(sheng)的(de)(de)效果要好(hao)一些。在(zai)電(dian)源進入印刷板的(de)(de)地方和(he)一個1uf或(huo)10uf的(de)(de)去高頻電(dian)容往往是有利的(de)(de)，即使是用電(dian)池供電(dian)的(de)(de)系統也(ye)需要這種(zhong)電(dian)容。

每10片左右的集成電(dian)路要加一(yi)片充放電(dian)電(dian)容(rong)，或(huo)稱為(wei)蓄放電(dian)容(rong)，電(dian)容(rong)大小可選10uf。最(zui)好(hao)不(bu)用電(dian)解電(dian)容(rong)，電(dian)解電(dian)容(rong)是兩層溥膜卷起來的，這(zhe)種卷起來的結(jie)構(gou)在(zai)高(gao)頻時(shi)表現為(wei)電(dian)感，最(zui)好(hao)使用膽(dan)電(dian)容(rong)或(huo)聚碳(tan)酸醞電(dian)容(rong)。

去耦電容值的選取并不嚴格，可按C=1/f計(ji)算；即10MHz取0.1uf，對微(wei)控制器構成(cheng)的系統(tong)，取0.1~0.01uf之間都可以。

電子產品設計降低噪聲與電磁干擾的措施

• 能用低速芯片就不用高速的，高速芯片用在關鍵地方。
• 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。
• 盡量為繼電器等提供某種形式的阻尼。
• 使用滿足系統要求的最低頻率時鐘。
• 時鐘產生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地。
• 用地線將時鐘區圈起來，時鐘線盡量短。
• I/O驅動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。
• MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。
• 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。 (10) 印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合。
• 印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件要距離再遠一些。
• 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經濟是能承受的話用多層板以減小電源，地的容生電感。
• 時鐘、總線、片選信號要遠離I/O線和接插件。
• 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘。
• 對A/D類器件，數字部分與模擬部分寧可統一下也不要交叉。
• 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜。
• 元件引腳盡量短，去耦電容引腳盡量短。
• 關鍵的線要盡量粗，并在兩邊加上保護地。高速線要短要直。
• 對噪聲敏感的線不要與大電流，高速開關線平行。
• 石英晶體下面以及對噪聲敏感的器件下面不要走線。
• 弱信號電路，低頻電路周圍不要形成電流環路。
• 任何信號都不要形成環路，如不可避免，讓環路區盡量小。
• 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。
• 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地。