單片機方案開發硬件抗干擾設計方法

日期(qi)：2019-06-28 / 人氣： / 來源：www.189hi.cn

電(dian)氣干(gan)擾影響單(dan)片機(ji)方案可靠(kao)安全運行，電(dian)氣干(gan)擾有(you)來自(zi)外部(bu)的因素，也有(you)單(dan)片機(ji)方案自(zi)身的原因，并受系統結構設計、元器(qi)件選擇和安裝、制(zhi)造工藝影響。這些干(gan)擾因素常(chang)(chang)會導致(zhi)單(dan)片機(ji)方案運行失(shi)常(chang)(chang)，造成數據搓(cuo)(cuo)搓(cuo)(cuo)、控制(zhi)失(shi)靈、程(cheng)序失(shi)常(chang)(chang)等問題。

干擾對單片機的影響

電氣干(gan)擾對單(dan)片機方(fang)案的影響，電氣干(gan)擾會(hui)對單(dan)片機造成什么后果

增大數據誤差

干擾侵入單片機方案(an)的輸入通道，使(shi)模擬信(xin)(xin)號失(shi)真(zhen)(zhen)，數(shu)字信(xin)(xin)號出(chu)錯(cuo)。系(xi)統(tong)采集到這些失(shi)真(zhen)(zhen)的輸入信(xin)(xin)息，以此作出(chu)的反應必然是錯(cuo)誤的。

控制狀態失靈

一(yi)般控制(zhi)狀(zhuang)(zhuang)態的(de)輸(shu)出(chu)多半是(shi)通(tong)過單(dan)片機方案的(de)后向通(tong)道。由于(yu)控制(zhi)信號輸(shu)出(chu)較大，所以不易直接受到外界干擾。但(dan)是(shi)在(zai)單(dan)片機控制(zhi)系統中(zhong)，控制(zhi)狀(zhuang)(zhuang)態輸(shu)出(chu)常常是(shi)依據某些條(tiao)(tiao)件(jian)狀(zhuang)(zhuang)態的(de)輸(shu)入和條(tiao)(tiao)件(jian)狀(zhuang)(zhuang)態的(de)邏輯處理結果。在(zai)這些環節中(zhong)，由于(yu)干擾的(de)侵入，都會造(zao)成條(tiao)(tiao)件(jian)狀(zhuang)(zhuang)態偏差、失(shi)誤，致使輸(shu)出(chu)控制(zhi)誤差加大，甚至(zhi)控制(zhi)失(shi)常。

數據干擾變化

在單片(pian)(pian)機方案中(zhong)(zhong)，程序(xu)及(ji)表格、常數(shu)均(jun)存放在EPROM或EEPROM中(zhong)(zhong)，這樣雖然避免(mian)了程序(xu)指(zhi)令及(ji)表格、常數(shu)受干(gan)擾破(po)壞，但(dan)片(pian)(pian)內RAM、外部擴展RAM以及(ji)片(pian)(pian)內各(ge)種特(te)殊功能(neng)寄存器等(deng)狀(zhuang)態(tai)都有可能(neng)受外來干(gan)擾而變化。根據干(gan)擾串(chuan)入渠道，受干(gan)擾的(de)數(shu)據性質不同，系統受損壞的(de)狀(zhuang)況不同，有的(de)造(zao)成數(shu)值誤差，有的(de)使(shi)控制失靈(ling)，有的(de)改(gai)變程序(xu)狀(zhuang)態(tai)，有的(de)改(gai)變某(mou)些部件（如串(chuan)行端口等(deng)）的(de)工作狀(zhuang)態(tai)，還(huan)有的(de)可能(neng)破(po)壞與(yu)中(zhong)(zhong)斷(duan)(duan)有關的(de)專(zhuan)用寄存器內容，從而改(gai)變中(zhong)(zhong)斷(duan)(duan)設置方式，關閉某(mou)些有用中(zhong)(zhong)斷(duan)(duan)，打(da)開某(mou)些未使(shi)用中(zhong)(zhong)斷(duan)(duan)，引(yin)起(qi)意外的(de)非法中(zhong)(zhong)斷(duan)(duan)。

程序運行失常

單(dan)片機方案受到(dao)干擾(rao)后，使(shi)(shi)三總(zong)線上的數(shu)字信(xin)號錯(cuo)亂，從(cong)而引發一(yi)(yi)系列(lie)后果。CPU得到(dao)錯(cuo)誤的數(shu)據信(xin)息，使(shi)(shi)運行(xing)(xing)操作數(shu)失真(zhen)，導致結果出(chu)錯(cuo)，并將這(zhe)個錯(cuo)誤一(yi)(yi)直傳遞下去，形成一(yi)(yi)系列(lie)錯(cuo)誤。CPU得到(dao)錯(cuo)誤的地址信(xin)息后，引起(qi)程(cheng)序(xu)計數(shu)器PC出(chu)錯(cuo)，使(shi)(shi)程(cheng)序(xu)運行(xing)(xing)離開正常軌道，導致程(cheng)序(xu)失控、程(cheng)序(xu)出(chu)錯(cuo)、死循(xun)環、系統癱(tan)瘓(huan)。

產生對單片機干擾的因素

干擾源

指產生干擾的(de)元器件、設備或信(xin)號。如雷電(dian)、繼(ji)電(dian)器、可控硅、電(dian)機、高頻時(shi)鐘等(deng)都可能成為(wei)干擾源

傳播路徑

指干(gan)擾從(cong)干(gan)擾源傳播到敏(min)感器(qi)件的通路(lu)或媒(mei)介。典型的干(gan)擾傳播路(lu)徑是(shi)通過導(dao)線(xian)的傳導(dao)和空(kong)間的輻射

敏感器件

指(zhi)容易被干擾的對象，如(ru)A/D和D/A轉換器、單片機(ji)、數字IC、弱信號放(fang)大器等。

單片機抗干擾方法

抑制干擾源

抑制干擾(rao)源是(shi)單片機方案開(kai)發(fa)抗干擾(rao)設計中(zhong)最優(you)先(xian)考慮和最重要的措施

繼電(dian)器線圈(quan)增(zeng)加(jia)續流(liu)(liu)二(er)極(ji)管(guan)，消除斷開(kai)線圈(quan)時產(chan)生的(de)反電(dian)動(dong)(dong)勢(shi)干(gan)擾。續流(liu)(liu)二(er)極(ji)管(guan)會使繼電(dian)器的(de)斷開(kai)時間滯后，增(zeng)加(jia)穩(wen)壓二(er)極(ji)管(guan)后繼電(dian)器在單(dan)位時間內可(ke)動(dong)(dong)作(zuo)更多的(de)次數。

在繼電器接點兩端并接火花抑制電路（一般是RC串聯電路，電阻一般選幾K到幾十K，電容選0.01uF），減小電火花影響。
給電機加濾波電路，注意電容、電感引線要盡量短。
電路板上每個IC要并接一個0.01μF～0.1μF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯電阻，會影響濾波效果。
布線時避免90度折線，減少高頻噪聲發射。
可控硅兩端并接RC抑制電路，減小可控硅產生的噪聲（這個噪聲嚴重時可能會把可控硅擊穿的）。

切斷干擾傳播路徑

干(gan)(gan)擾(rao)按其傳(chuan)(chuan)播(bo)(bo)路徑可分為傳(chuan)(chuan)導干(gan)(gan)擾(rao)和(he)(he)輻(fu)射(she)干(gan)(gan)擾(rao)兩類。所謂傳(chuan)(chuan)導干(gan)(gan)擾(rao)是(shi)(shi)指通過導線(xian)傳(chuan)(chuan)播(bo)(bo)到敏(min)(min)感器(qi)件(jian)的(de)干(gan)(gan)擾(rao)。高頻干(gan)(gan)擾(rao)噪聲(sheng)和(he)(he)有用信號的(de)頻帶不同，可以通過在導線(xian)上增加濾(lv)波器(qi)的(de)方法切斷高頻干(gan)(gan)擾(rao)噪聲(sheng)的(de)傳(chuan)(chuan)播(bo)(bo)，有時也可加隔(ge)離光(guang)耦來解決(jue)(jue)。電(dian)源噪聲(sheng)的(de)危害最大(da)，要特別(bie)注(zhu)意處理。所謂輻(fu)射(she)干(gan)(gan)擾(rao)是(shi)(shi)指通過空間輻(fu)射(she)傳(chuan)(chuan)播(bo)(bo)到敏(min)(min)感器(qi)件(jian)的(de)干(gan)(gan)擾(rao)。一(yi)般的(de)解決(jue)(jue)方法是(shi)(shi)增加干(gan)(gan)擾(rao)源與(yu)敏(min)(min)感器(qi)件(jian)的(de)距(ju)離，用地線(xian)將(jiang)它們隔(ge)離或者(zhe)在敏(min)(min)感器(qi)件(jian)上加屏(ping)蔽罩。

干擾屏蔽箱

采用粗導線作為電源連接線；
地線應盡量短而直接走線；
對于插件式線路板，應多給電源線、地線分配幾個沿插頭方向均勻分布的插針；
單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的干擾；
如果單片機的I/O口用來控制電機等噪聲器件，在I/O口與噪聲源之間應加隔離；
注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地并固定；
電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源（如電機、繼電器）與敏感元件（如單片機）遠離；
用地線把數字區與模擬區隔離。數字地與模擬地要分離，最后在一點接于電源地。A/D、D/A芯片布線也以此為原則；
單片機和大功率器件的地線要單獨接地，以減小相互干擾。大功率器件盡可能放在電路板邊緣；
在單片機I/O口、電源線、電路板連接線等關鍵地方使用抗干擾元件如磁珠、磁環、電源濾波器、屏蔽罩，可顯著提高電路的抗干擾性能。

提高敏感器件的抗干擾性能

提(ti)(ti)高(gao)敏感(gan)器件(jian)的抗干(gan)擾性能是指(zhi)從敏感(gan)器件(jian)這邊考慮盡(jin)量減(jian)少對干(gan)擾噪聲的拾取，以及從不正(zheng)常狀態盡(jin)快恢復的方(fang)法。提(ti)(ti)高(gao)敏感(gan)器件(jian)抗干(gan)擾性能的常用措施(shi)有：

布線時，盡量減少回路環的面積，以降低感應噪聲；
布線時，電源線和地線要盡量粗，降低耦合噪聲；
對于單片機閑置的I/O口，不要懸空，要接地或接電源，其他IC的閑置端在不改變系統邏輯的情況下接地或接電源；
對單片機使用電源監控及看門狗電路；
在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路；
IC器件盡量直接焊在電路板上，少用IC座

印刷電路板采用抗干擾設計

印(yin)刷(shua)電(dian)路(lu)板(ban)是(shi)單(dan)片(pian)機方案中器件、信號線(xian)、電(dian)源(yuan)線(xian)的(de)高密度集合(he)體。印(yin)刷(shua)電(dian)路(lu)板(ban)設(she)計(ji)得好壞對(dui)抗干擾(rao)能力影響很大，故印(yin)刷(shua)電(dian)路(lu)板(ban)設(she)計(ji)決不(bu)單(dan)是(shi)器件、線(xian)路(lu)的(de)簡單(dan)布局安排(pai)，還必須(xu)符合(he)抗干擾(rao)的(de)設(she)計(ji)原則。

地線設計

在工作頻率小于1MHz的低頻電路中，要單點接地；頻率大于10MHz時，要多點接地；
數字地和模擬地分開設計，在電源端與兩種地線相連，且地線應盡量加粗。

電源線設計

電(dian)源線除了要根據(ju)電(dian)流的大小，盡(jin)量加粗(cu)導體(ti)寬度外(wai)，還(huan)應使(shi)電(dian)源線、地線的走向與數(shu)據(ju)傳遞的方向一(yi)致，這將有助于增強抗噪(zao)聲(sheng)能力。

去耦電容配置

在印刷電路板的各個關鍵部位配置去耦電容應視為印刷電路板設計的一項常規做法。
電源輸入端跨接10～100/µF的電解電容器。如有可能，接100µF以上更好；
原則上每個集成電路芯片都應安置一個0.1～0.01µF的瓷片電容，如遇印刷電路板空隙小裝不下時，可每4～10個芯片安置一個1～10µF的限噪聲用電容器（鉭電容器）。這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內阻抗小于1?，而且漏電流很小（0.5µA以下）；
對于抗噪聲能力弱、中斷時電流變化大的器件和ROM、RAM存儲器件，應在芯片的電源線（VCC）和地線（GND）間直接接入去耦電容；
電容引線不能太長，特別是高頻旁路電容不能帶引線。

印刷電路板的尺寸與器件布置

印刷電路板大小要適中。PCB板過大阻抗增加，抗干擾能力下降；過小易受鄰近線條干擾；
器件布局把相互有關的器件盡量放得靠近些，以獲得較好的抗噪聲效果；
時鐘發生器、晶振和CPU的時鐘輸入端都易產生噪聲，要相互靠近些；
易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離計算機邏輯電路，如有可能應另做電路板；
電路板要考慮在機箱中放置的方向，將放熱量大的器件放置在上方。

其他常用抗干擾措施

交流端用電(dian)感、電(dian)容濾波，去掉高頻、低頻干擾脈沖；

變壓器雙隔(ge)離(li)措施；

次級加(jia)低通濾波器，吸收變壓(ya)器產生的浪涌(yong)電壓(ya)；

采(cai)用集成式直(zhi)流穩壓電源；

I/O采用(yong)光電(dian)、磁電(dian)、繼(ji)電(dian)器(qi)隔離；

通信(xin)線用雙絞線，排除平行互感；

加復(fu)位電壓檢(jian)測電路(lu)；

香蕉视频下载app