PCBA成品中最(zui)核心的(de)(de)(de)部(bu)分便是(shi)線(xian)(xian)路(lu)板(ban)，而PCB線(xian)(xian)路(lu)板(ban)最(zui)基礎的(de)(de)(de)便是(shi)線(xian)(xian)路(lu)，PCBA克隆加工(gong)及PCBA開發加工(gong)中對于PCB線(xian)(xian)路(lu)板(ban)布(bu)線(xian)(xian)的(de)(de)(de)了解是(shi)必不可少的(de)(de)(de)。

PCB布線應遵循的基本規則

一、控制走線方向

輸(shu)入和輸(shu)出(chu)端(duan)的(de)導線(xian)(xian)(xian)應盡量避(bi)免(mian)相鄰平行。在 PCB 布線(xian)(xian)(xian)時，相鄰層(ceng)的(de)走(zou)線(xian)(xian)(xian)方向(xiang)成正交結構，避(bi)免(mian)將不(bu)同的(de)信號(hao)線(xian)(xian)(xian)在相鄰層(ceng)走(zou)成同一方向(xiang)，以減少(shao)不(bu)必(bi)要的(de)層(ceng)間竄擾。信號(hao)串擾對PCBA加(jia)工(gong)成品的(de)功能影響較大。當(dang) PCB 布線(xian)(xian)(xian)受到結構限制（如某些背板）難以避(bi)免(mian)出(chu)現平行布線(xian)(xian)(xian)時，特別是在信號(hao)速率較高時，應考慮用地平面隔離各(ge)布線(xian)(xian)(xian)層(ceng)，用地線(xian)(xian)(xian)隔離各(ge)信號(hao)線(xian)(xian)(xian)。相鄰層(ceng)的(de)走(zou)線(xian)(xian)(xian)方向(xiang)示意圖如下圖。

二、檢查走線的開環和閉環

在PCB布(bu)線(xian)(xian)時，為(wei)了避免布(bu)線(xian)(xian)產生(sheng)的“天線(xian)(xian)效應”，減少不必要的干擾輻射和接(jie)收，一般不允許出現一端浮空(kong)的布(bu)線(xian)(xian)形式，否則可(ke)能(neng)給PCBA加工(gong)帶來不可(ke)預知的結果。 

要防止信(xin)號線在不同層(ceng)間形成自環。在多層(ceng)板設計中容易(yi)發生此類問題，而自環將(jiang)引起輻射干擾(rao)。

三、控制走線的長度

1. 使走線長度盡可能的短

在 PCB 布線時，應該使走(zou)線長度(du)盡可能的短，以減少由(you)走(zou)線長度(du)帶來的干擾問(wen)題(ti)

2. 調整走線長度

PCBA加(jia)工對時序(xu)有嚴格的(de)要求(qiu)，為(wei)了滿足(zu)信(xin)號時序(xu)的(de)要求(qiu)，對PCB上的(de)信(xin)號走線長(chang)度進行調整已經成為(wei)PCB設計工作的(de)一(yi)部分。

走線長度(du)的調整包括以下兩個方(fang)面的要求。

 

• a. 要求走線長度保持一致，保證信號同步到達若干個接收器。有時在PCB上的一組信號線之間存在著相關性，如總線，就需要對其長度進行校正，因為需要信號在接收端同步。調整方法就是找出其中最長的那根走線，然后將其他走線調整到等長。
• b. 控制兩個器件之間的走線延遲為某一個特定值，如控制器件A、B之間的導線延遲為1ns，而這樣的要求往往由電路設計者提出，但由PCB工程師去實現。需要注意的是，在PCB上的信號傳播速度是與PCB的材料、走線的結構、走線的寬度、過孔等因素相關的。通過信號傳播速度，可以計算出所要求的走線延遲對應的走線長度。

 

走線(xian)長度(du)的調整常(chang)采用的是蛇形線(xian)的方(fang)式。

四、控制走線分支的長度

在PCB布線時，盡量控制走線分支的長度，使分支的長度盡量短，另外一般要求走線延時t_delay≤t_rise/20，其中t_rise是數字(zi)信號(hao)的上升時間。走線分(fen)支(zhi)長(chang)度控制示意圖

五、拐角設計

在(zai)PCB布線(xian)(xian)(xian)時,走線(xian)(xian)(xian)拐(guai)(guai)(guai)彎是不可避免(mian)的,當(dang)走線(xian)(xian)(xian)出現直角(jiao)(jiao)(jiao)(jiao)(jiao)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)時,在(zai)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)處會(hui)產生(sheng)額外的寄生(sheng)電(dian)容和(he)寄生(sheng)電(dian)感?走線(xian)(xian)(xian)拐(guai)(guai)(guai)彎的拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)應避免(mian)設計成(cheng)銳角(jiao)(jiao)(jiao)(jiao)(jiao)和(he)直角(jiao)(jiao)(jiao)(jiao)(jiao)形式(shi),以免(mian)產生(sheng)不必要(yao)的輻(fu)射(she),影(ying)響(xiang)PCBA加(jia)工成(cheng)品性(xing)能。同時銳角(jiao)(jiao)(jiao)(jiao)(jiao)和(he)直角(jiao)(jiao)(jiao)(jiao)(jiao)形式(shi)的工藝性(xing)能也(ye)不好?要(yao)求所有線(xian)(xian)(xian)與線(xian)(xian)(xian)的夾角(jiao)(jiao)(jiao)(jiao)(jiao)應大于(yu)(yu)等于(yu)(yu)135°?在(zai)走線(xian)(xian)(xian)確實需要(yao)直角(jiao)(jiao)(jiao)(jiao)(jiao)拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)的情況(kuang)下,可以采取兩種改進方法:一種是將90°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)變成(cheng)兩個45°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao);另一種是采用圓角(jiao)(jiao)(jiao)(jiao)(jiao)?圓角(jiao)(jiao)(jiao)(jiao)(jiao)方式(shi)是最好的,45°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)可以用到10GHz頻(pin)率上?對于(yu)(yu)45°拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)走線(xian)(xian)(xian),拐(guai)(guai)(guai)角(jiao)(jiao)(jiao)(jiao)(jiao)長度最好滿足L≥3W?

 

六、差分對走線

為了(le)避免(mian)不理想返回路(lu)徑的影(ying)響，可(ke)以(yi)采(cai)用差(cha)分對走線(xian)(xian)。為了(le)獲得(de)較好的信(xin)號完整性，可(ke)以(yi)選用差(cha)分對走線(xian)(xian)來(lai)實現高速信(xin)號傳(chuan)輸。前面介(jie)紹的LVDS電(dian)平的傳(chuan)輸采(cai)用的就是差(cha)分傳(chuan)輸線(xian)(xian)的方式。

1. 差分信號傳輸優點:

• a. 輸出驅動總的di/dt會大幅降低，從而減小了軌道塌陷和潛在的電磁干擾。
• b. 與單端放大器相比，接收器中的差分放大器有更高的增益。
• c. 差分信號在一對緊耦合差分對中傳輸時，在返回路徑中對付串擾和突變的魯棒性更好。
• d. 因為每個信號都有自己的返回路徑，所以差分信號通過接插件或封裝時，不易受到開關噪聲的干擾。

2. 差分信號的缺點:

• a. 如果不對差分信號進行恰當的平衡或濾波，或者存在任何共模信號，就可能會產生EMI問題。
• b. 與單端信號相比，傳輸差分信號需要雙倍的信號線。

PCB上的差分對走線如下圖

3. 設計差分對走線時，要遵循以下原則。

• a. 保持差分對的兩信號走線之間的距離S在整個走線上為常數。
• b. 確保D＞2S，以最小化兩個差分對信號之間的串擾。
• c. 使差分對的兩信號走線之間的距離S滿足S=3H，以便使元件的反射阻抗最小化。
• d. 將兩差分信號線的長度保持相等，以消除信號的相位差。
• e. 避免在差分對上使用多個過孔，因為過孔會產生阻抗不匹配和電感。

七、控制PCB導線的阻抗和走線終端匹配

在(zai)高(gao)(gao)速數(shu)字(zi)(zi)電(dian)(dian)路(lu)PCBA加工和(he)射(she)頻電(dian)(dian)路(lu)PCBA加工中，對PCB導線(xian)(xian)的(de)阻抗(kang)是有(you)(you)要求的(de)，需要控制PCB導線(xian)(xian)的(de)阻抗(kang)。在(zai)PCB布線(xian)(xian)時，同(tong)一網絡的(de)線(xian)(xian)寬(kuan)(kuan)應保持一致。由于線(xian)(xian)寬(kuan)(kuan)的(de)變化(hua)會(hui)造成線(xian)(xian)路(lu)特性阻抗(kang)的(de)不均勻，對高(gao)(gao)速數(shu)字(zi)(zi)電(dian)(dian)路(lu)傳(chuan)輸的(de)信號會(hui)產生(sheng)反(fan)射(she)，故在(zai)設計中應該盡量避免出(chu)(chu)現這種情況(kuang)。在(zai)某些條件(jian)下，如接(jie)插(cha)件(jian)引(yin)出(chu)(chu)線(xian)(xian)、BGA封裝的(de)引(yin)出(chu)(chu)線(xian)(xian)等(deng)類似的(de)結(jie)構時，如果(guo)無法避免線(xian)(xian)寬(kuan)(kuan)的(de)變化(hua)，應該盡量控制和(he)減少(shao)中間不一致部分的(de)有(you)(you)效(xiao)長度。

在高速數字(zi)電路中(zhong)，當PCB布(bu)(bu)線的延遲時(shi)間(jian)大于信號上升時(shi)間(jian)（或(huo)下降時(shi)間(jian)）的1/4時(shi)，該布(bu)(bu)線即(ji)可(ke)以看成傳(chuan)(chuan)輸線。為了保證(zheng)信號的輸入和(he)輸出阻(zu)抗與(yu)(yu)傳(chuan)(chuan)輸線的阻(zu)抗正(zheng)確(que)匹配(pei)，可(ke)以采用多(duo)種(zhong)形式的終端(duan)匹配(pei)方(fang)法，所選擇的匹配(pei)方(fang)法與(yu)(yu)網絡的連接方(fang)式和(he)布(bu)(bu)線的拓撲(pu)結構有關。

八、設計接地保護走線

在模擬(ni)電路的(de)PCB設計中(zhong)(zhong)，保護(hu)走(zou)線(xian)被廣泛地(di)使(shi)用，例如，在一(yi)(yi)個沒有完整的(de)地(di)平(ping)面的(de)兩層板中(zhong)(zhong)，如果(guo)在一(yi)(yi)個敏感的(de)音頻輸(shu)入電路的(de)走(zou)線(xian)兩邊(bian)并行走(zou)一(yi)(yi)對接地(di)的(de)走(zou)線(xian)，串(chuan)擾可以減(jian)少一(yi)(yi)個數量級。

在數字電路中，可以采用一個(ge)完(wan)整的接(jie)(jie)地平(ping)面取代接(jie)(jie)地保(bao)護走(zou)線，接(jie)(jie)地保(bao)護走(zou)線在很(hen)多地方(fang)比完(wan)整的接(jie)(jie)地平(ping)面更有優勢。

根據(ju)經驗(yan)，在兩條(tiao)微帶(dai)線(xian)之間插入(ru)兩端(duan)接地(di)(di)(di)的(de)(de)第(di)三條(tiao)線(xian)，兩條(tiao)微帶(dai)之間的(de)(de)耦合則會(hui)減(jian)半。如果(guo)第(di)三條(tiao)線(xian)通(tong)過很(hen)多通(tong)孔連接到接地(di)(di)(di)平(ping)面(mian)，則它們(men)的(de)(de)耦合將進一(yi)步(bu)減(jian)小。如果(guo)有不止一(yi)個地(di)(di)(di)平(ping)面(mian)層(ceng)，則要在每條(tiao)保(bao)護走線(xian)的(de)(de)兩端(duan)接地(di)(di)(di)，而不要在中(zhong)間接地(di)(di)(di)。

注意(yi)：在數字電路中(zhong)，如(ru)果兩條走線(xian)(xian)之(zhi)(zhi)間的距離（間距）足夠并允許(xu)引入一條保護走線(xian)(xian)，那么兩條走線(xian)(xian)相(xiang)互之(zhi)(zhi)間的耦(ou)合通常已經很低了，也就沒有必要設(she)置一條接地(di)保護走線(xian)(xian)了。

九、防止走線諧振

在(zai)PCB布(bu)(bu)線時，布(bu)(bu)線長(chang)度不(bu)得與其波長(chang)成(cheng)整數(shu)倍關系，以免產生諧振(zhen)現象(xiang)。

十、布線的一些工藝要求

1．布線范圍

布線范圍尺寸要(yao)求如表(biao)，包括(kuo)內(nei)外(wai)層(ceng)線路及銅箔到板邊、非(fei)金屬化(hua)孔壁的(de)尺寸。

板外形要素			內層線路及銅箔	外層線路及銅箔
距邊最小尺寸	一般邊		≥0.5（20）	≥0.5（20）
	導槽邊		≥1（40）	導軌深+2
	拼板分離邊	V槽中心	≥1（40）	≥1（40）
		郵票孔邊	≥0.5（20）	≥0.5（20）
距非金屬化孔壁(bi) 最小尺(chi)寸	一般孔		0.5（20）（隔離圈）	0.3（12）封孔圈
	單板起拔扳手軸孔		2（80）	扳手活動區不能布線

2． 布線的線寬和線距

在PCBA組裝加工密度(du)許可的情況下，應盡量選用較低密度(du)布線設計，以提高無缺陷和可靠性的制造能(neng)力。目前一般(ban)廠家加工能(neng)力為(wei)：最(zui)小線寬為(wei)0.127mm（5mil），最(zui)小線距(ju)為(wei)0.127mm（5mil）。常(chang)用的布線密度(du)設計參考(kao)如表。

名稱	12/10	8/8	6/6	5/5
線寬	0.3（12）	0.2（8）	0.15（6）	0.127（5）
線距	0.25（10）
線焊盤距
焊盤間距

3． 導線與片式元器件焊盤的連接

連接(jie)導線與片式元器件時，原則上可以(yi)在任意點(dian)連接(jie)。但對采用再流焊進行焊接(jie)的(de)片式元器件，最好按以(yi)下(xia)原則設(she)計。

a. 對于采用兩個焊(han)盤(pan)安裝的(de)元器件，如電(dian)阻、電(dian)容，與其焊(han)盤(pan)連接(jie)的(de)印制(zhi)導(dao)線最(zui)好從(cong)焊(han)盤(pan)中心位置對稱引出，且與焊(han)盤(pan)連接(jie)的(de)印制(zhi)導(dao)線必須具(ju)有一樣寬(kuan)度。對線寬(kuan)小于0.3mm（12mil）的(de)引出線可以不考慮(lv)此條規定(ding)。

b. 與較寬印(yin)制(zhi)(zhi)線(xian)連接的焊盤，中間最好通過一段窄的印(yin)制(zhi)(zhi)導線(xian)過渡，這一段窄的印(yin)制(zhi)(zhi)導線(xian)通常被稱為“隔熱路(lu)徑”，否則，對于2125（英制(zhi)(zhi)即0805）及其以下片(pian)式類SMD，焊接時極易出(chu)現(xian)“立片(pian)”缺陷。具體要求如圖。

4. 導線與SOIC,PLCC,QFP,SOT等器件的焊盤連接

連接線路與SOIC,PLCC,QFP,SOT等器件(jian)的焊盤時，一般建議將導(dao)線從(cong)焊盤兩(liang)端(duan)引出，如(ru)圖。

5. 線寬與電流的關系

當信號平(ping)均電流比較大(da)時，需要考(kao)慮線寬(kuan)與(yu)電流的(de)關(guan)系，具體參(can)(can)數(shu)可以參(can)(can)考(kao)下(xia)表。在(zai)PCB設計加(jia)工中(zhong)常用oz（盎司）作為(wei)(wei)銅箔(bo)(bo)的(de)厚(hou)度單位。1oz銅厚(hou)定義為(wei)(wei)一平(ping)方英寸面積(ji)內銅箔(bo)(bo)的(de)重量(liang)為(wei)(wei)一盎，對應(ying)的(de)物理厚(hou)度為(wei)(wei)35μm。當銅箔(bo)(bo)作為(wei)(wei)導線并(bing)通過較大(da)電流時，銅箔(bo)(bo)寬(kuan)度與(yu)載流量(liang)的(de)關(guan)系應(ying)參(can)(can)考(kao)表中(zhong)的(de)數(shu)據降額50%去使用。

PCB布線時應考慮的因素

一、焊盤大小

焊盤中(zhong)心孔要比元(yuan)件引線直徑稍(shao)大一些。焊盤太大易(yi)形成(cheng)虛(xu)焊。焊盤外徑D一般不小于（d+1.2mm），其(qi)中(zhong)d為(wei)引線孔徑。對高密度的數字電(dian)路，焊盤最小直徑可取（d+1.0mm）。

二、印刷電路板電路的抗干擾措施

1. 電(dian)源線設(she)計

盡(jin)量加(jia)粗電(dian)(dian)源線寬度，減少環路電(dian)(dian)阻。同時(shi)，使(shi)電(dian)(dian)源線、地線的走向(xiang)和數據傳(chuan)遞的方(fang)向(xiang)一(yi)致，這樣(yang)有助(zhu)于增(zeng)強抗噪(zao)聲能(neng)力(li)。

2. 地線(xian)設計

數字地(di)(di)(di)(di)與模擬地(di)(di)(di)(di)分(fen)開。低頻(pin)電路(lu)的地(di)(di)(di)(di)應盡(jin)量采用(yong)單點(dian)并(bing)聯(lian)(lian)接(jie)地(di)(di)(di)(di)，實際(ji)布線(xian)有困難(nan)時可部分(fen)串聯(lian)(lian)后再并(bing)聯(lian)(lian)接(jie)地(di)(di)(di)(di)。高頻(pin)電路(lu)宜采用(yong)多點(dian)串聯(lian)(lian)接(jie)地(di)(di)(di)(di)，地(di)(di)(di)(di)線(xian)應短(duan)而(er)粗，高頻(pin)元(yuan)件周圍盡(jin)量用(yong)柵(zha)格(ge)狀的大(da)面積銅箔(bo)。

接(jie)地(di)(di)線(xian)(xian)應(ying)盡量加(jia)粗(cu)。若接(jie)地(di)(di)線(xian)(xian)用(yong)很細(xi)的(de)線(xian)(xian)條，則接(jie)地(di)(di)電位隨電流的(de)變化(hua)而變化(hua)，使抗噪(zao)聲(sheng)性能(neng)(neng)降低。因此應(ying)將接(jie)地(di)(di)線(xian)(xian)加(jia)粗(cu)，使它能(neng)(neng)通過三倍于(yu)印制板上的(de)允許(xu)電流。如有可能(neng)(neng)，接(jie)地(di)(di)線(xian)(xian)應(ying)在2～3mm以上。

只由數(shu)字電路(lu)組成(cheng)的印制板，其接地電路(lu)構(gou)成(cheng)閉環(huan)能提高抗(kang)噪聲(sheng)能力。

三、去耦電容配置

1. 電源輸入端跨接10～100μF的電解電容器。如有可能，接100μF以上的更好。
2. 原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4～8個芯片布置一個1～10pF的鉭電容。
3. 對于抗噪能力弱、關斷時電源變化大的元件，如RAM、ROM存儲元件，應在芯片的電源線和地線之間接入去耦電容。
4. 電容引線不能太長，尤其是高頻旁路電容不能有引線。
5. 在印制板中如有接觸器、繼電器、按鈕等元件，操作它們時會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2kΩ，C取2.2～47μF。
6. CMOS的輸入阻抗很高，且易受感應，因此在使用時對不使用的端口要接地或接正電源。

四、各元件之間的接線

1. 印刷電路中不允許有交叉電路，對于可能交叉的線條，可以用“鉆”、“繞”兩種辦法解決。
2. 同一級電路的接地點應盡量靠近，并且本級電路的電源濾波電容也應接在該級接地點上。
3. 總地線必須嚴格按“高頻—中頻—低頻”逐級按“弱電到強電”的順序排列原則，不可隨便翻來覆去亂接。
4. 在使用IC座的場合下，一定要特別注意IC座上定位槽放置的方位是否正確，并注意各個IC腳位置是否正確。

文章摘(zhai)自(zi)：http://www.pcbhf.com/pcbchaoban/pcbsheji/274.html