FPGA多數據采集卡優勢

由于(yu)FPGA時(shi)鐘頻率高(gao)、內部延時(shi)小、速度(du)快、效率高(gao)、組成形式靈活等特(te)點使其在(zai)高(gao)速數據采(cai)集方面有著DSP和單片機無法比擬的優(you)勢。

FPGA多(duo)數(shu)(shu)據采(cai)(cai)集(ji)卡的(de)數(shu)(shu)據采(cai)(cai)集(ji)系(xi)統采(cai)(cai)用(yong)模(mo)(mo)(mo)(mo)塊(kuai)(kuai)化(hua)設計(ji)結構，共由4類(lei)模(mo)(mo)(mo)(mo)塊(kuai)(kuai)組成，各(ge)采(cai)(cai)集(ji)模(mo)(mo)(mo)(mo)塊(kuai)(kuai)可以互換或靈活增減，各(ge)個模(mo)(mo)(mo)(mo)塊(kuai)(kuai)之間采(cai)(cai)用(yong)三通式連(lian)接器(qi)相連(lian)，傳(chuan)感器(qi)信(xin)號(hao)、422串行(xing)等信(xin)號(hao)輸(shu)入到(dao)(dao)對(dui)應(ying)模(mo)(mo)(mo)(mo)塊(kuai)(kuai)中調理采(cai)(cai)集(ji)，由主控制模(mo)(mo)(mo)(mo)塊(kuai)(kuai)控制統一編幀(zhen)，并傳(chuan)輸(shu)到(dao)(dao)雙備份存儲器(qi)中。設計(ji)方案靈活、控制簡(jian)單，具有很好的(de)實用(yong)價值。

系統硬件設計

數據(ju)采集(ji)記(ji)錄系統由1個(ge)主控制卡(ka)及(ji)3個(ge)數據(ju)采集(ji)卡(ka)組成(cheng)，系統結構組成(cheng)如下圖所(suo)示。

主控制(zhi)(zhi)(zhi)卡是數(shu)據(ju)采(cai)(cai)集(ji)系統的(de)核心部(bu)分，主要包括地面測控臺長線(xian)(xian)通(tong)信(xin)(xin)、各(ge)數(shu)據(ju)采(cai)(cai)集(ji)卡數(shu)據(ju)傳輸(shu)控制(zhi)(zhi)(zhi)、數(shu)據(ju)轉發(fa)、存儲器(qi)控制(zhi)(zhi)(zhi)等(deng)功能。3個數(shu)據(ju)采(cai)(cai)集(ji)卡可以采(cai)(cai)集(ji)72路模(mo)擬信(xin)(xin)號，各(ge)數(shu)據(ju)采(cai)(cai)集(ji)卡中的(de)FPGA從控制(zhi)(zhi)(zhi)模(mo)塊根據(ju)地址跳線(xian)(xian)模(mo)塊控制(zhi)(zhi)(zhi)多通(tong)道切(qie)換(huan)開關，選(xuan)通(tong)24路模(mo)擬信(xin)(xin)號中的(de)某路信(xin)(xin)號后經過16位A／D轉換(huan)器(qi)轉換(huan)為數(shu)字信(xin)(xin)號，各(ge)路信(xin)(xin)號采(cai)(cai)集(ji)完(wan)成后根據(ju)接收時序和握(wo)手信(xin)(xin)號將(jiang)采(cai)(cai)集(ji)數(shu)據(ju)通(tong)過三通(tong)式可堆疊內部(bu)總線(xian)(xian)發(fa)送至主控制(zhi)(zhi)(zhi)卡，再由主控制(zhi)(zhi)(zhi)卡的(de)FPGA主控制(zhi)(zhi)(zhi)模(mo)塊統一編幀(zhen)后傳輸(shu)到存儲器(qi)，完(wan)成了(le)數(shu)據(ju)采(cai)(cai)集(ji)與(yu)存儲過程。

系統邏輯設計

主控制卡采集控制邏輯設計

主控制卡的(de)控制邏(luo)輯框圖如(ru)下圖所示。

采集(ji)(ji)控制(zhi)主(zhu)要是由主(zhu)控制(zhi)卡的內部(bu)總線控制(zhi)模塊(kuai)完成，接(jie)收長(chang)線控制(zhi)模塊(kuai)發送過來的地面(mian)測(ce)控臺控制(zhi)命令，并轉發給各個(ge)電(dian)壓采集(ji)(ji)卡，在采集(ji)(ji)狀態下(xia)，根(gen)據(ju)接(jie)收時序(xu)和握手信號接(jie)收各個(ge)采集(ji)(ji)卡的數(shu)據(ju)。

數據采集卡邏輯設計

數(shu)據采集卡控制邏輯(ji)框圖(tu)如下圖(tu)所示。

Bus_Ctr為數據采集卡的(de)(de)內(nei)部總(zong)(zong)線控(kong)制(zhi)(zhi)(zhi)(zhi)模塊(kuai)，主要(yao)接收內(nei)部總(zong)(zong)線模塊(kuai)發送(song)過來(lai)的(de)(de)命令，控(kong)制(zhi)(zhi)(zhi)(zhi)AD—Ctr的(de)(de)工作(zuo)狀態，采集狀態下，配合主控(kong)制(zhi)(zhi)(zhi)(zhi)卡，將4k_FIFO中(zhong)的(de)(de)數據主動送(song)至主控(kong)制(zhi)(zhi)(zhi)(zhi)卡中(zhong)，AD—Ctr模塊(kuai)主要(yao)控(kong)制(zhi)(zhi)(zhi)(zhi)AD轉換時(shi)序，控(kong)制(zhi)(zhi)(zhi)(zhi)24路(lu)模擬開關。

模擬開關電路設計

多通(tong)(tong)道模擬(ni)開關的切(qie)換是(shi)數據采(cai)集卡的重要(yao)內容，在(zai)本設計中，每塊數據采(cai)集卡都需(xu)要(yao)同時采(cai)集24路(lu)不同頻率的模擬(ni)信號，所以必須高(gao)精度(du)、高(gao)準確度(du)控制采(cai)樣通(tong)(tong)道地址的切(qie)換與選擇，這對于(yu)硬件與軟件的設計都提出很高(gao)的要(yao)求。硬件部(bu)分采(cai)用(yong)的模擬(ni)開關是(shi)ADG706，此為可(ke)以選通(tong)(tong)l6路(lu)信號的芯片，由(you)于(yu)采(cai)集通(tong)(tong)道為24路(lu)，所以每塊采(cai)集卡上需(xu)要(yao)兩片ADG706芯片，開關量達(da)到16X2=32>24路(lu)，滿足設計要(yao)求。

PCBA加工產能

PCBA工藝能力

PCBA交期說明